{"id":11301,"date":"2020-09-02T22:10:58","date_gmt":"2020-09-02T22:10:58","guid":{"rendered":"https:\/\/summitinterconnect.ca\/blog\/article\/construisez-une-meilleure-pile-via\/"},"modified":"2025-12-17T10:48:58","modified_gmt":"2025-12-17T10:48:58","slug":"build-a-better-via-stack","status":"publish","type":"post","link":"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/build-a-better-via-stack\/","title":{"rendered":"Construisez une meilleure pile Via"},"content":{"rendered":"
Les **circuits imprim\u00e9s** sont fabriqu\u00e9s selon **deux m\u00e9thodes principales** : **\"Cap\" (capuchon)** ou **\"Foil\" (feuille)**.
\nLe choix du proc\u00e9d\u00e9 d\u00e9termine **les options de vias** et le **nombre de cycles de laminage n\u00e9cessaires**.<\/p>\n
Dans la **construction par feuille**, les fabricants commencent par **percer, \u00e9lectroplaquer et graver** un **noyau recouvert de cuivre**, qui deviendra la **couche la plus interne** de la carte.
\nEnsuite, des **couches de pr\u00e9impr\u00e9gn\u00e9 (prepreg) et de cuivre** sont **lamin\u00e9es** sur ce noyau, puis **perc\u00e9es, \u00e9lectroplaqu\u00e9es et grav\u00e9es** \u00e0 nouveau.
\nCe processus se r\u00e9p\u00e8te **jusqu'\u00e0 ce que toutes les couches aient \u00e9t\u00e9 ajout\u00e9es**, avec une limite g\u00e9n\u00e9ralement comprise entre **18 et 24 couches**.
\nApr\u00e8s le **dernier laminage**, la carte est perc\u00e9e, \u00e9lectroplaqu\u00e9e et grav\u00e9e pour cr\u00e9er des **vias traversants (through-hole vias).**<\/p>\n
Les cartes \u00e0 **tr\u00e8s grand nombre de couches** (comme une carte **96 couches** utilis\u00e9e pour la validation d'un microcontr\u00f4leur) sont souvent fabriqu\u00e9es en **empilant plusieurs sous-ensembles de couches**.<\/p>\n
Les **microvias** peuvent \u00eatre ajout\u00e9s pour **relier les couches 1 et 2** ou **les couches 3 et 4**.
\nPour relier les couches **1 et 3**, un concepteur peut :
\n\u2013 Cr\u00e9er un **via traversant** entre les couches **2 et 3**
\n\u2013 Ajouter un **microvia d\u00e9cal\u00e9** entre les couches **1 et 2**
\n\u2013 Finalement, ajouter un **via traversant apr\u00e8s le laminage de toutes les couches.**<\/p>\n
Dans la **construction par capuchon**, plusieurs **noyaux recouverts de cuivre** sont **perc\u00e9s, \u00e9lectroplaqu\u00e9s, grav\u00e9s, puis lamin\u00e9s ensemble**.
\nSi aucun **via borgne ou enterr\u00e9** n'est n\u00e9cessaire pour relier les noyaux, plusieurs noyaux peuvent \u00eatre joints en un **seul cycle de laminage**.<\/p>\n
Apr\u00e8s le laminage de **multiples couches de cuivre et de mat\u00e9riau di\u00e9lectrique** dans une **presse \u00e0 huile chaude**,
\nune **perceuse haute pr\u00e9cision** perce l\u2019**ensemble du circuit** ou une **sous-structure**, en formant les emplacements des **vias m\u00e9caniques**. <\/p>\n
Ensuite :
\n1. Le panneau est plac\u00e9 dans un **laminateur \u00e0 film sec**, o\u00f9 une **image n\u00e9gative du circuit** est projet\u00e9e sur le film.
\n2. Ce proc\u00e9d\u00e9 **durcit** la couche protectrice et l'adh\u00e8re au cuivre sous-jacent.
\n3. Le **film non durci** est retir\u00e9, exposant les zones de cuivre destin\u00e9es aux **pistes, aux plans de masse et aux vias**.
\n4. Le panneau est **plong\u00e9 dans un bain d\u2019\u00e9lectroplacage**, o\u00f9 le cuivre **remplit les vias** et **\u00e9paissit le cuivre expos\u00e9**.
\n5. Enfin, la carte est **grav\u00e9e**, retirant **tout le cuivre non plaqu\u00e9** et une fine couche du cuivre plaqu\u00e9.<\/p>\n
Tous les **vias m\u00e9caniques** (**enterres, borgnes et traversants**) sont form\u00e9s selon ce proc\u00e9d\u00e9.
\nLes vias **borgnes et enterr\u00e9s** prennent leur nom **apr\u00e8s les cycles de laminage suppl\u00e9mentaires**.<\/p>\n
Les **microvias** sont g\u00e9n\u00e9ralement cr\u00e9\u00e9s pour **relier une couche \u00e0 la suivante** dans une **construction par feuille (Foil Construction)**.
\nDans certains cas, un **microvia peut traverser deux couches**, mais en g\u00e9n\u00e9ral, ils sont **empil\u00e9s (stacked) ou d\u00e9cal\u00e9s (staggered)**, une couche \u00e0 la fois.<\/p>\n
Leur fabrication suit ce processus : Une fois que vous connaissez les processus de base n\u00e9cessaires \u00e0 la fabrication de votre carte, vous pouvez d\u00e9terminer si les vias sp\u00e9cifi\u00e9s peuvent \u00eatre form\u00e9s dans votre circuit imprim\u00e9. Vous pourrez alors commencer \u00e0 \u00e9conomiser sur votre prochaine conception en r\u00e9duisant le nombre de cycles de laminage et de formation des vias. <\/p>\n \u00a0<\/p>","protected":false},"excerpt":{"rendered":" Construisez une meilleure pile de vias en tenant compte du processus d'assemblage de votre carte. Construction par capuchon (Cap) vs. Construction par feuille (Foil) Les **circuits imprim\u00e9s** sont fabriqu\u00e9s selon **deux m\u00e9thodes principales** : **\"Cap\" (capuchon)** ou **\"Foil\" (feuille)**. Le choix du proc\u00e9d\u00e9 d\u00e9termine **les options de vias** et le **nombre de cycles de laminage […]<\/p>\n","protected":false},"author":3,"featured_media":0,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"content-type":"","footnotes":""},"categories":[84],"tags":[],"class_list":["post-11301","post","type-post","status-publish","format-standard","hentry","category-fabrication-fr"],"acf":[],"yoast_head":"\n
\n1. Un **laser perce** \u00e0 travers la **couche sup\u00e9rieure de cuivre** et le **mat\u00e9riau di\u00e9lectrique sous-jacent**.
\n2. L\u2019**\u00e9paisseur totale** du di\u00e9lectrique et du cuivre est \u00e9gale au **diam\u00e8tre minimum du via**.
\n3. Les **microvias peuvent \u00eatre remplis** de diff\u00e9rentes mani\u00e8res, mais **le cuivre \u00e9lectroplaqu\u00e9 est l\u2019option la plus courante**.<\/p>
<\/figure>Pourquoi avez-vous besoin de savoir tout cela ?<\/h2>\n