Historiquement, la fabrication des PCB et la livraison des produits finis ont pr\u00e9c\u00e9d\u00e9 les m\u00e9thodes de test permettant de valider les PCB. Dans les ann\u00e9es 1970, les PCB \u00e9taient fabriqu\u00e9s et exp\u00e9di\u00e9s sans validation par test \u00e9lectrique. Mania a introduit les tests \u00e9lectriques dans l'industrie, et peu de temps apr\u00e8s, ces tests sont devenus une norme et une exigence pour tous les produits, \u00e0 l'exception des plus simples.<\/p>\n
Au cours de la d\u00e9cennie suivante, les PCB \u00e9taient test\u00e9s \u00e0 l'aide de la m\u00e9thode de programmation par carte \u00abGolden\". Cette m\u00e9thode consistait \u00e0 utiliser un PCB fini provenant d'un lot de fabrication, \u00e0 le placer sur un dispositif de test, puis \u00e0 initier un programme d'apprentissage automatique pour d\u00e9tecter les courts-circuits et les ouvertures. Si un second PCB correspondait au premier, ce dernier \u00e9tait alors d\u00e9sign\u00e9 comme la \u00abGolden board\". Cependant, l'un des d\u00e9fauts majeurs de cette m\u00e9thode est qu'elle \u00e9tait susceptible de ne pas d\u00e9tecter les erreurs pr\u00e9sentes dans les donn\u00e9es de fabrication fournies. Elle permettait \u00e9galement aux erreurs de conception CAM de passer inaper\u00e7ues jusqu'\u00e0 l'assemblage. La solution est finalement apparue \u00e0 la fin des ann\u00e9es 1980, lorsque la comparaison CAM et netlist a \u00e9t\u00e9 introduite. Un logiciel a alors permis de valider les donn\u00e9es re\u00e7ues avant le d\u00e9but de la fabrication et de g\u00e9n\u00e9rer un programme de test \u00e9lectrique (ET) pour valider le PCB fini. Cette m\u00e9thode a r\u00e9duit le temps de cycle des produits, \u00e9vit\u00e9 la perte de mat\u00e9riaux et optimis\u00e9 le temps de fabrication tant au niveau de la production des PCB que de leur assemblage.<\/p>\n
Une exp\u00e9rience similaire peut \u00eatre observ\u00e9e avec le TDR et le t\u00e9l\u00e9chargement de programmes AOI.<\/p>\n
Aujourd\u2019hui, l\u2019industrie fait face \u00e0 un nouveau d\u00e9fi concernant la fiabilit\u00e9 des microvias, en particulier apr\u00e8s le passage au four lors de l'assemblage, lors de la retouche ou en fonctionnement sur le terrain. Comme pour les tests \u00e9lectriques \u00e0 l\u2019\u00e9poque, l'industrie a con\u00e7u des PCB utilisant des microvias sans \u00e9valuer les propri\u00e9t\u00e9s thermiques des mat\u00e9riaux ni les g\u00e9om\u00e9tries de conception. Les fabricants ont produit des circuits imprim\u00e9s et les ont \u00e9valu\u00e9s selon des normes \u00e9tablies telles que l'IPC-6012. Cependant, lorsque des d\u00e9faillances difficiles \u00e0 d\u00e9tecter sont survenues apr\u00e8s l'assemblage, une m\u00e9thode de test, l'IPC-TM-650 2.6.27, a \u00e9t\u00e9 mise en place, accompagn\u00e9e d'une mise en garde dans la r\u00e9vision de l\u2019IPC-6012 (section 3.6 sur l'int\u00e9grit\u00e9 structurelle). Bien que le test d\u2019un coupon D selon IPC-TM-650 2.6.27 ait permis de valider que les PCB finis \u00e9taient s\u00fbrs pour l'assemblage, il n'a pas emp\u00each\u00e9 un fabricant de produire un mauvais design. Jusqu\u2019\u00e0 pr\u00e9sent, il n'existait pas de m\u00e9thode permettant de simuler une conception de PCB et de valider la s\u00e9lection des mat\u00e9riaux, l'\u00e9paisseur di\u00e9lectrique, la taille et la configuration des microvias (simples, empil\u00e9s ou d\u00e9cal\u00e9s) afin de garantir leur r\u00e9sistance \u00e0 six cycles de refusion.<\/p>\n
Comme pour l'\u00e9volution des tests \u00e9lectriques et l'utilisation de logiciels pour valider la conception et le test final, nous disposons d\u00e9sormais d'un logiciel permettant de valider l'int\u00e9grit\u00e9 structurelle d'un microvia avant qu'un empilement PCB ne soit approuv\u00e9 et mis en fabrication. L'industrie a maintenant la possibilit\u00e9 de valider la conception, de fabriquer un design de microvia en toute confiance et de s'assurer que le PCB r\u00e9pond aux exigences structurelles gr\u00e2ce aux tests OM selon IPC-TM-650 2.6.27.<\/p>\n