{"id":11170,"date":"2023-10-04T20:40:46","date_gmt":"2023-10-04T20:40:46","guid":{"rendered":"https:\/\/summitinterconnect.ca\/blog\/article\/comment-concevoir-judicieusement-des-cavites-integrees-dans-un-pcb\/"},"modified":"2025-12-17T10:47:59","modified_gmt":"2025-12-17T10:47:59","slug":"pcb-embedded-cavities-into-design","status":"publish","type":"post","link":"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/","title":{"rendered":"Comment concevoir judicieusement des cavit\u00e9s int\u00e9gr\u00e9es dans un PCB"},"content":{"rendered":"<p>La demande croissante de dispositifs \u00e9lectroniques compacts, performants et fiables n\u00e9cessite des solutions innovantes pour relever les d\u00e9fis de la gestion thermique, de l\u2019augmentation de la densit\u00e9 des composants et de l\u2019int\u00e9grit\u00e9 du signal. L\u2019une de ces solutions est l\u2019incorporation de cavit\u00e9s int\u00e9gr\u00e9es dans les conceptions de cartes de circuits imprim\u00e9s (PCB). <\/p>\n<p>Si un concepteur souhaite inclure une cavit\u00e9 int\u00e9gr\u00e9e dans son circuit imprim\u00e9, certaines directives doivent \u00eatre suivies en fonction des capacit\u00e9s de fabrication et des normes de l\u2019industrie. Il y a d\u2019importantes consid\u00e9rations de conception concernant les cavit\u00e9s de PCB int\u00e9gr\u00e9es \u00e0 garder \u00e0 l\u2019esprit, ainsi qu\u2019un \u0153il attentif sur la pr\u00e9paration et le formatage de la documentation pour s\u2019assurer que l\u2019intention de conception est parfaitement comprise par un fabricant. <\/p>\n<p><strong>Que sont les cavit\u00e9s dans un PCB ?<\/strong><br \/>\nLes cavit\u00e9s encastr\u00e9es dans un circuit imprim\u00e9 sont des zones ou des poches encastr\u00e9es d\u00e9lib\u00e9r\u00e9ment con\u00e7ues et fabriqu\u00e9es sur les couches externe ou interne d\u2019un circuit imprim\u00e9. Les cavit\u00e9s sont fabriqu\u00e9es en enlevant de la mati\u00e8re des couches di\u00e9lectriques gr\u00e2ce \u00e0 un routage CNC \u00e0 profondeur contr\u00f4l\u00e9e. Ces r\u00e9gions peuvent \u00eatre plaqu\u00e9es sur les murs ou les sols, ou elles peuvent exposer le cuivre grav\u00e9 dans le sol ou les couches. Lorsque du cuivre expos\u00e9 est pr\u00e9sent dans une cavit\u00e9, ces cavit\u00e9s peuvent \u00eatre utilis\u00e9es pour monter des composants ou \u00eatre utilis\u00e9es comme terrains filaires.   <\/p>\n<p><strong>Types de cavit\u00e9s encastr\u00e9es<\/strong><br \/>\nIl existe quatre principaux types de cavit\u00e9s encastr\u00e9es :<\/p>\n<ul>\n<li>Cavit\u00e9 qui n\u2019a pas de m\u00e9tallisation sur le sol ou les murs. Il s\u2019agit de la cavit\u00e9 de type 1 nouvellement d\u00e9finie dans IPC-6012 Rev F, qui devrait \u00eatre publi\u00e9e plus tard en 2023. <\/li>\n<li>Cavit\u00e9s plaqu\u00e9es sur les bords, o\u00f9 le bord de la r\u00e9gion de la cavit\u00e9 comprend un placage de cuivre.<\/li>\n<li>Cavit\u00e9s de composants encastr\u00e9es, o\u00f9 le cuivre grav\u00e9 est expos\u00e9 sur le sol ou le plafond de la cavit\u00e9 afin que les composants du dispositif de montage en surface (CMS) puissent \u00eatre mont\u00e9s ou pour le c\u00e2blage. Lorsqu\u2019il y a m\u00e9tallisation dans le sol ou le mur, mais pas les deux, la cavit\u00e9 est consid\u00e9r\u00e9e comme une cavit\u00e9 de type 2. <\/li>\n<li>Cavit\u00e9 en cuivre massif, o\u00f9 le sol et la paroi d\u2019une cavit\u00e9 sont enti\u00e8rement m\u00e9tallis\u00e9s et remplis de cuivre massif\u00a0; ceci est consid\u00e9r\u00e9 comme une carie de type 3.<\/li>\n<li style=\"text-align: left;\">Les cavit\u00e9s peuvent \u00eatre plac\u00e9es entre les couches ou \u00e0 l\u2019int\u00e9rieur d\u2019une couche de surface\u00a0; Les cavit\u00e9s encastr\u00e9es sont fabriqu\u00e9es en une couche de surface et peuvent inclure des coussinets expos\u00e9s o\u00f9 les composants CMS peuvent \u00eatre mont\u00e9s.<\/li>\n<\/ul>\n<p><strong>Comment les cavit\u00e9s encastr\u00e9es sont utilis\u00e9es<\/strong><br \/>\nIl existe diverses utilisations des cavit\u00e9s qui permettent de nouvelles approches de conception, en particulier lorsque des assemblages \u00e0 profil bas sont n\u00e9cessaires ou que la gestion thermique est un d\u00e9fi. Il existe plusieurs id\u00e9es de conception pour l\u2019utilisation de cavit\u00e9s int\u00e9gr\u00e9es dans un PCB. <\/p>\n<p><strong>Composants embarqu\u00e9s<\/strong><br \/>\nBien qu\u2019il ne s\u2019agisse pas de l\u2019application la plus courante des cavit\u00e9s encastr\u00e9es, les composants qui auraient \u00e9t\u00e9 mont\u00e9s sur la couche de surface pourraient \u00eatre plac\u00e9s \u00e0 l\u2019int\u00e9rieur d\u2019une cavit\u00e9 et mont\u00e9s directement sur le cuivre expos\u00e9. Le cuivre expos\u00e9 permet une connexion directe \u00e0 une trace de signal, \u00e0 un grand rail d\u2019alimentation ou \u00e0 une coul\u00e9e de terre sur une couche interne, de sorte que les vias ne sont pas n\u00e9cessaires pour \u00e9tablir la connexion. Cela pourrait \u00eatre utile pour les conceptions \u00e0 grande vitesse ou les conceptions \u00e0 haute fr\u00e9quence. Par exemple, les condensateurs de couplage sur les lignes diff\u00e9rentielles pourraient \u00eatre plac\u00e9s sur une couche interne avec cette strat\u00e9gie, \u00e9liminant ainsi les vias.   <\/p>\n<p>Pour faciliter le placement et le routage, il est possible de dimensionner une cavit\u00e9 de sorte que plusieurs composants puissent s\u2019ins\u00e9rer dans une seule cavit\u00e9. Cela pourrait \u00eatre fait pour monter, par exemple, un ensemble de condensateurs de d\u00e9couplage ou de d\u00e9rivation pour un grand processeur num\u00e9rique. Cette strat\u00e9gie \u00e9limine deux vias par condensateur, ce qui r\u00e9duit l\u2019inductance totale dans le r\u00e9seau de distribution d\u2019\u00e9nergie (PDN) et \u00e9tend la plage de faible imp\u00e9dance du fonctionnement PDN jusqu\u2019\u00e0 des fr\u00e9quences plus \u00e9lev\u00e9es. Ces deux facteurs sont souhaitables dans les conceptions num\u00e9riques.   <\/p>\n<p><strong>Composants encastr\u00e9s<\/strong><br \/>\nCela suit la m\u00eame id\u00e9e que dans les composants int\u00e9gr\u00e9s, mais l\u2019encart place les composants juste en dessous d\u2019une couche de surface. Cela permet au composant de rester expos\u00e9 \u00e0 l\u2019environnement tout en \u00e9tant mont\u00e9 sur une couche interne. Les composants encastr\u00e9s r\u00e9duisent le profil de hauteur totale de la carte, mais suppriment une partie de la zone de routage sur une couche interne. L\u2019ajout d\u2019une couche \u00e0 l\u2019empilement permet de r\u00e9cup\u00e9rer de l\u2019espace de routage suppl\u00e9mentaire, mais cela augmente les co\u00fbts. Bien que les co\u00fbts augmentent, un profil mince peut \u00eatre souhaitable pour certains produits, ce qui peut l\u2019emporter sur le temps et les frais suppl\u00e9mentaires associ\u00e9s au traitement des cavit\u00e9s.    <\/p>\n<p><strong>Conducteur thermique ou isolant<\/strong><br \/>\n thermiqueLe mat\u00e9riau de remplissage de la cavit\u00e9 peut \u00eatre utilis\u00e9 pour concevoir le flux de chaleur dans tout un appareil. Bien qu\u2019il s\u2019agisse le plus souvent de cuivre int\u00e9gr\u00e9, utilis\u00e9 comme dissipateur thermique \u2013 ou conducteur thermique \u2013 ces cavit\u00e9s pourraient \u00e9galement \u00eatre remplies d\u2019air pour agir comme isolant thermique. Il convient de noter que les cavit\u00e9s remplies d\u2019air peuvent pr\u00e9senter des probl\u00e8mes de r\u00e9sistance m\u00e9canique, ainsi que permettre l\u2019infiltration d\u2019humidit\u00e9 et la contamination. Si l\u2019application exige une fiabilit\u00e9 \u00e9lev\u00e9e, ces aspects doivent \u00eatre \u00e9tudi\u00e9s dans le cadre d\u2019essais environnementaux \u00e0 la temp\u00e9rature de fonctionnement, \u00e0 la pression et \u00e0 l\u2019humidit\u00e9 relative pr\u00e9vues de l\u2019appareil.   <\/p>\n<p>Dans le cas de la frappe de cuivre en tant que dissipateur thermique, la cavit\u00e9 doit \u00eatre plac\u00e9e pr\u00e8s du composant cibl\u00e9 pour le dissipateur thermique. Cela pourrait \u00eatre facile dans les syst\u00e8mes d\u2019alimentation, mais cela pourrait \u00eatre difficile pour les processeurs avec un nombre \u00e9lev\u00e9 d\u2019E\/S dans les conceptions num\u00e9riques. Dans le premier type de conception, cela permet \u00e0 un syst\u00e8me d\u2019alimentation d\u2019avoir un profil beaucoup plus bas que ce serait le cas avec un grand dissipateur thermique fix\u00e9 sur la couche de surface.  <\/p>\n<p>Guide<br \/>\n <strong>de conception IPC<\/strong>Il existe deux normes principales que les concepteurs doivent examiner pour mieux comprendre la fabrication de cavit\u00e9s int\u00e9gr\u00e9es dans les PCB : IPC-2228 et IPC-6012F. La norme IPC-2228 fournit des conseils de conception pour les PCB \u00e0 grande vitesse ou RF ; ce document agit comme une extension des normes IPC-2221 existantes pour les produits \u00e0 grande vitesse ou \u00e0 haute fr\u00e9quence qui peuvent \u00eatre construits sur des syst\u00e8mes de mat\u00e9riaux avanc\u00e9s.<br \/>\nDans la norme IPC-6012F, il existe trois d\u00e9finitions sp\u00e9cifiant diff\u00e9rents types de cavit\u00e9s acceptables dans un PCB rigide : <\/p>\n<ul>\n<li>Type 1 : Une cavit\u00e9 sans m\u00e9tallisation sur les murs ou les sols<\/li>\n<li>Type 2 : Une cavit\u00e9 avec une certaine m\u00e9tallisation sur les murs ou les sols<\/li>\n<li>Type 3 : Une cavit\u00e9 avec m\u00e9tallisation sur les murs et les sols<\/li>\n<\/ul>\n<p>Les cavit\u00e9s de type 2 sont g\u00e9n\u00e9ralement utilis\u00e9es pour le montage des composants en permettant au cuivre grav\u00e9 de rester pr\u00e9sent sur les couches de cuivre sup\u00e9rieures ou inf\u00e9rieures. Les cavit\u00e9s de type 3 sont celles qui seraient utilis\u00e9es pour former un dissipateur thermique int\u00e9gr\u00e9. <\/p>\n<p>La norme IPC-6012F sp\u00e9cifie \u00e9galement l\u2019acceptabilit\u00e9 en termes de plan\u00e9it\u00e9 du sol ou du plafond de la cavit\u00e9, de l\u2019adh\u00e9rence du placage aux parois de la cavit\u00e9 et d\u2019autres crit\u00e8res d\u2019acceptabilit\u00e9. Les cavit\u00e9s de type 2 et de type 3 avec des parois de cavit\u00e9 plaqu\u00e9es peuvent pr\u00e9senter des vides derri\u00e8re le placage de la cavit\u00e9. Les exigences d\u2019acceptabilit\u00e9 de l\u2019IPC-6012F pr\u00e9voient des limites d\u2019annulation pour diff\u00e9rentes classes de produits.  <\/p>\n<p><strong>Comment travailler avec un fab vendor<\/strong><br \/>\nLa maison de fabrication peut \u00eatre une ressource pr\u00e9cieuse lors de la conception de cavit\u00e9s dans un circuit imprim\u00e9. Les fournisseurs de fabrication doivent \u00eatre consult\u00e9s d\u00e8s le d\u00e9but au sujet de leurs capacit\u00e9s, \u00e0 la fois en termes de tol\u00e9rances de fabrication dans le routage d\u2019une cavit\u00e9 encastr\u00e9e et en termes de d\u00e9gagements de gravure sur les couches de cuivre sup\u00e9rieure et inf\u00e9rieure qui recouvrent la cavit\u00e9. Une fois ces exigences comprises, la disposition du circuit imprim\u00e9 peut \u00eatre con\u00e7ue pour tenir compte de ces tol\u00e9rances.  <\/p>\n<p><strong>Appeler les cavit\u00e9s dans les dessins<\/strong><br \/>\nLes cavit\u00e9s encastr\u00e9es doivent \u00eatre montr\u00e9es dans les dessins de fabrication\u00a0; Cela se fait de la m\u00eame mani\u00e8re que de montrer les d\u00e9coupes de la planche et les itin\u00e9raires courbes dans le contour de la planche.<\/p>\n<ul>\n<li>Pour les arcs, affichez le rayon et l\u2019angle du chemin de routage<\/li>\n<li>\u00c9num\u00e9rer les couches de sol et de plafond de la cavit\u00e9<\/li>\n<li>Sp\u00e9cifier les calques de conception qui contiennent des contours de cavit\u00e9<\/li>\n<\/ul>\n<p><strong>Afficher les r\u00e9gions de cavit\u00e9 dans les donn\u00e9es<\/strong><br \/>\n de conceptionLorsque la cavit\u00e9 est cr\u00e9\u00e9e dans un outil de conception de PCB, elle doit \u00eatre dessin\u00e9e sur une couche m\u00e9canique d\u00e9di\u00e9e. Assurez-vous d\u2019utiliser une seule couche m\u00e9canique pour repr\u00e9senter toutes les cavit\u00e9s d\u2019un di\u00e9lectrique sp\u00e9cifique. S\u2019il y a plusieurs cavit\u00e9s sur diff\u00e9rentes couches di\u00e9lectriques, celles-ci doivent \u00eatre dessin\u00e9es dans diff\u00e9rentes couches m\u00e9caniques. Une fois ces couches cr\u00e9\u00e9es, elles doivent \u00eatre incluses dans les exportations de donn\u00e9es de conception. Les cavit\u00e9s peuvent \u00e9galement \u00eatre affich\u00e9es dans une exportation ODB++ s\u2019il s\u2019agit du format d\u2019exportation pr\u00e9f\u00e9r\u00e9.    <\/p>\n<p>Dans l\u2019\u00e9diteur de topologie de circuit imprim\u00e9, il est essentiel de faire correspondre soigneusement le contour de la cavit\u00e9 dans les donn\u00e9es CAO au dessin de la cavit\u00e9 r\u00e9elle qui sera fabriqu\u00e9. Pour les cavit\u00e9s de type 1 et de type 2, cela est n\u00e9cessaire car la cavit\u00e9 peut \u00eatre refl\u00e9t\u00e9e en tant qu\u2019empattement sur les couches de cuivre sup\u00e9rieure et inf\u00e9rieure, ou elle peut \u00eatre plac\u00e9e en tant qu\u2019objet polygonal non rempli sur ces couches. Une r\u00e8gle de jeu doit ensuite \u00eatre utilis\u00e9e pour sp\u00e9cifier une distance minimale entre les \u00e9l\u00e9ments de cuivre grav\u00e9s et la r\u00e9gion de la cavit\u00e9.  <\/p>\n<p><strong>Tol\u00e9rances et jeux<\/strong><br \/>\nUne fois qu\u2019une cavit\u00e9 est plac\u00e9e dans les donn\u00e9es de topologie du PCB, quels types de jeux et de tol\u00e9rances peut-on s\u2019attendre dans le PCB fabriqu\u00e9 ? La cavit\u00e9 sera rout\u00e9e, elle doit donc avoir les m\u00eames tol\u00e9rances que les autres caract\u00e9ristiques rout\u00e9es d\u2019un circuit imprim\u00e9, en particulier les d\u00e9coupes de la carte, les fentes et le contour de la carte. Par cons\u00e9quent, pour tenir compte de ces tol\u00e9rances, les m\u00eames jeux pour le contour de la carte ou les d\u00e9coupes doivent \u00eatre appliqu\u00e9s \u00e0 la r\u00e9gion de la cavit\u00e9.  <\/p>\n<p><strong>Tol\u00e9rance<\/strong><br \/>\n de contourEn r\u00e8gle g\u00e9n\u00e9rale, cette tol\u00e9rance d\u2019itin\u00e9raire peut atteindre +\/-10 mils. En supposant que le type 1 et le type 2 n\u2019aient pas de cuivre au sol ou au plafond, le d\u00e9gagement par rapport \u00e0 la paroi de la cavit\u00e9 doit \u00eatre au moins aussi grand que le d\u00e9gagement du contour de cette carte. En raison des tol\u00e9rances de gravure pour les \u00e9l\u00e9ments de cuivre \u00e0 proximit\u00e9 sur les couches de signal, il est recommand\u00e9 d\u2019ajouter la tol\u00e9rance de gravure au d\u00e9gagement du contour de la carte. Cela garantira \u00e9galement la conformit\u00e9 aux exigences d\u2019acceptation des normes IPC-6012F et tiendra compte de tout mauvais rep\u00e9rage de couche dans les constructions rigides.   <\/p>\n<p><strong>Tol\u00e9rance de<\/strong><br \/>\n profondeurL\u2019exigence de plan\u00e9it\u00e9 de la norme IPC-6012F d\u00e9finit une tol\u00e9rance attendue dans les profondeurs de la cavit\u00e9. L\u2019\u00e9paisseur di\u00e9lectrique doit \u00eatre suffisamment grande pour tenir compte de cette variation de la profondeur de la cavit\u00e9, et l\u2019\u00e9paisseur minimale d\u00e9pendra des capacit\u00e9s du fabricant. Consultez un atelier de fabrication avant de choisir une \u00e9paisseur di\u00e9lectrique pour la couche de cavit\u00e9.  <\/p>\n<p><strong>Compromis avec d\u2019autres caract\u00e9ristiques<\/strong><br \/>\n de conceptionEn raison de l\u2019\u00e9paisseur du mat\u00e9riau et des exigences de d\u00e9gagement \u00e0 proximit\u00e9 de diff\u00e9rents types de cavit\u00e9s, l\u2019inclusion de cavit\u00e9s dans un PCB pr\u00e9sente certains compromis. Voici quelques-uns des compromis de conception les plus courants : <\/p>\n<ul>\n<li>Des largeurs de piste plus grandes peuvent \u00eatre n\u00e9cessaires sur les bus \u00e0 imp\u00e9dance contr\u00f4l\u00e9e en raison des exigences d\u2019\u00e9paisseur du mat\u00e9riau<\/li>\n<li>Les grandes structures en cuivre dans des cavit\u00e9s enti\u00e8rement m\u00e9tallis\u00e9es peuvent affecter la propagation du signal \u00e0 grande vitesse ou RF<\/li>\n<li>Les exigences en mati\u00e8re d\u2019\u00e9paisseur du mat\u00e9riau peuvent limiter les tol\u00e9rances de dimensionnement, par exemple pour les vias aveugles ou enterr\u00e9s\u00a0; ou peut limiter l\u2019endroit o\u00f9 les vias peuvent \u00eatre plac\u00e9s<\/li>\n<\/ul>\n<p>D\u2019autres facteurs tels que le co\u00fbt, la taille, le poids et les compromis de performance surviennent dans les cartes avec de grands dissipateurs thermiques int\u00e9gr\u00e9s ; Dans ces planches, l\u2019espace et le poids sont pr\u00e9cieux et l\u2019augmentation du poids peut \u00eatre ind\u00e9sirable. Tenez compte des \u00e9conomies d\u2019espace, de la facilit\u00e9 d\u2019implantation et de routage, du poids suppl\u00e9mentaire dans l\u2019assemblage et des co\u00fbts de traitement avant d\u2019ajouter une cavit\u00e9 dans le circuit imprim\u00e9. <\/p>\n<p><strong>Conclusion<\/strong><br \/>\nLa fabrication r\u00e9ussie de cavit\u00e9s encastr\u00e9es dans un circuit imprim\u00e9 n\u00e9cessite une compr\u00e9hension des normes de l\u2019industrie et des capacit\u00e9s d\u2019un fournisseur de fabrication. Si vous pr\u00e9voyez de placer une cavit\u00e9 dans la disposition du circuit imprim\u00e9, d\u00e9terminez l\u2019\u00e9paisseur di\u00e9lectrique acceptable, les jeux et les tol\u00e9rances attendues dans le circuit imprim\u00e9 fabriqu\u00e9. Enfin, fournissez une documentation suffisante pour l\u2019atelier de fabrication\u00a0; Une enqu\u00eate pr\u00e9coce aidera \u00e0 pr\u00e9venir les erreurs et \u00e0 rationaliser les processus de conception et de fabrication.  <\/p>\n<p>Article initialement produit par GlobalSpec, juillet 2023.<\/p>\n","protected":false},"excerpt":{"rendered":"<p>La demande croissante de dispositifs \u00e9lectroniques compacts, performants et fiables n\u00e9cessite des solutions innovantes pour relever les d\u00e9fis de la gestion thermique, de l\u2019augmentation de la densit\u00e9 des composants et de l\u2019int\u00e9grit\u00e9 du signal. L\u2019une de ces solutions est l\u2019incorporation de cavit\u00e9s int\u00e9gr\u00e9es dans les conceptions de cartes de circuits imprim\u00e9s (PCB). Si un concepteur [&hellip;]<\/p>\n","protected":false},"author":3,"featured_media":0,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"content-type":"","footnotes":""},"categories":[86,84,75],"tags":[],"class_list":["post-11170","post","type-post","status-publish","format-standard","hentry","category-conception","category-fabrication-fr","category-non-categorise"],"acf":[],"yoast_head":"<!-- This site is optimized with the Yoast SEO plugin v26.8 - https:\/\/yoast.com\/product\/yoast-seo-wordpress\/ -->\n<title>Comment concevoir de mani\u00e8re r\u00e9fl\u00e9chie des cavit\u00e9s int\u00e9gr\u00e9es dans les circuits imprim\u00e9s<\/title>\n<meta name=\"description\" content=\"Summit Interconnect, une soci\u00e9t\u00e9 de fabrication de circuits imprim\u00e9s, explique comment concevoir de mani\u00e8re r\u00e9fl\u00e9chie des cavit\u00e9s int\u00e9gr\u00e9es dans un circuit imprim\u00e9\" \/>\n<meta name=\"robots\" content=\"index, follow, max-snippet:-1, max-image-preview:large, max-video-preview:-1\" \/>\n<link rel=\"canonical\" href=\"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/\" \/>\n<meta property=\"og:locale\" content=\"fr_FR\" \/>\n<meta property=\"og:type\" content=\"article\" \/>\n<meta property=\"og:title\" content=\"Comment concevoir de mani\u00e8re r\u00e9fl\u00e9chie des cavit\u00e9s int\u00e9gr\u00e9es dans les circuits imprim\u00e9s\" \/>\n<meta property=\"og:description\" content=\"Summit Interconnect, une soci\u00e9t\u00e9 de fabrication de circuits imprim\u00e9s, explique comment concevoir de mani\u00e8re r\u00e9fl\u00e9chie des cavit\u00e9s int\u00e9gr\u00e9es dans un circuit imprim\u00e9\" \/>\n<meta property=\"og:url\" content=\"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/\" \/>\n<meta property=\"og:site_name\" content=\"Summit Interconnect CA\" \/>\n<meta property=\"article:published_time\" content=\"2023-10-04T20:40:46+00:00\" \/>\n<meta property=\"article:modified_time\" content=\"2025-12-17T10:47:59+00:00\" \/>\n<meta name=\"author\" content=\"Lisa Holmes\" \/>\n<meta name=\"twitter:card\" content=\"summary_large_image\" \/>\n<meta name=\"twitter:label1\" content=\"Written by\" \/>\n\t<meta name=\"twitter:data1\" content=\"Lisa Holmes\" \/>\n\t<meta name=\"twitter:label2\" content=\"Est. reading time\" \/>\n\t<meta name=\"twitter:data2\" content=\"12 minutes\" \/>\n<script type=\"application\/ld+json\" class=\"yoast-schema-graph\">{\"@context\":\"https:\/\/schema.org\",\"@graph\":[{\"@type\":\"Article\",\"@id\":\"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/#article\",\"isPartOf\":{\"@id\":\"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/\"},\"author\":{\"name\":\"Lisa Holmes\",\"@id\":\"https:\/\/summitinterconnect.ca\/fr\/#\/schema\/person\/747c1b56e5f9edb8ba5900d796562bb9\"},\"headline\":\"Comment concevoir judicieusement des cavit\u00e9s int\u00e9gr\u00e9es dans un PCB\",\"datePublished\":\"2023-10-04T20:40:46+00:00\",\"dateModified\":\"2025-12-17T10:47:59+00:00\",\"mainEntityOfPage\":{\"@id\":\"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/\"},\"wordCount\":2502,\"articleSection\":[\"Conception\",\"Fabrication\",\"Non cat\u00e9goris\u00e9\"],\"inLanguage\":\"fr-FR\"},{\"@type\":\"WebPage\",\"@id\":\"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/\",\"url\":\"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/\",\"name\":\"Comment concevoir de mani\u00e8re r\u00e9fl\u00e9chie des cavit\u00e9s int\u00e9gr\u00e9es dans les circuits imprim\u00e9s\",\"isPartOf\":{\"@id\":\"https:\/\/summitinterconnect.ca\/fr\/#website\"},\"datePublished\":\"2023-10-04T20:40:46+00:00\",\"dateModified\":\"2025-12-17T10:47:59+00:00\",\"author\":{\"@id\":\"https:\/\/summitinterconnect.ca\/fr\/#\/schema\/person\/747c1b56e5f9edb8ba5900d796562bb9\"},\"description\":\"Summit Interconnect, une soci\u00e9t\u00e9 de fabrication de circuits imprim\u00e9s, explique comment concevoir de mani\u00e8re r\u00e9fl\u00e9chie des cavit\u00e9s int\u00e9gr\u00e9es dans un circuit imprim\u00e9\",\"breadcrumb\":{\"@id\":\"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/#breadcrumb\"},\"inLanguage\":\"fr-FR\",\"potentialAction\":[{\"@type\":\"ReadAction\",\"target\":[\"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/\"]}]},{\"@type\":\"BreadcrumbList\",\"@id\":\"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/#breadcrumb\",\"itemListElement\":[{\"@type\":\"ListItem\",\"position\":1,\"name\":\"Home\",\"item\":\"https:\/\/summitinterconnect.ca\/fr\/\"},{\"@type\":\"ListItem\",\"position\":2,\"name\":\"Comment concevoir judicieusement des cavit\u00e9s int\u00e9gr\u00e9es dans un PCB\"}]},{\"@type\":\"WebSite\",\"@id\":\"https:\/\/summitinterconnect.ca\/fr\/#website\",\"url\":\"https:\/\/summitinterconnect.ca\/fr\/\",\"name\":\"Summit Interconnect CA\",\"description\":\"\",\"potentialAction\":[{\"@type\":\"SearchAction\",\"target\":{\"@type\":\"EntryPoint\",\"urlTemplate\":\"https:\/\/summitinterconnect.ca\/fr\/?s={search_term_string}\"},\"query-input\":{\"@type\":\"PropertyValueSpecification\",\"valueRequired\":true,\"valueName\":\"search_term_string\"}}],\"inLanguage\":\"fr-FR\"},{\"@type\":\"Person\",\"@id\":\"https:\/\/summitinterconnect.ca\/fr\/#\/schema\/person\/747c1b56e5f9edb8ba5900d796562bb9\",\"name\":\"Lisa Holmes\",\"image\":{\"@type\":\"ImageObject\",\"inLanguage\":\"fr-FR\",\"@id\":\"https:\/\/summitinterconnect.ca\/fr\/#\/schema\/person\/image\/\",\"url\":\"https:\/\/secure.gravatar.com\/avatar\/969dc310dce0b3b4a5486c29ded8515db51a0e68326cca382732ebc27b4256a1?s=96&d=mm&r=g\",\"contentUrl\":\"https:\/\/secure.gravatar.com\/avatar\/969dc310dce0b3b4a5486c29ded8515db51a0e68326cca382732ebc27b4256a1?s=96&d=mm&r=g\",\"caption\":\"Lisa Holmes\"},\"url\":\"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/author\/lisa\/\"}]}<\/script>\n<!-- \/ Yoast SEO plugin. -->","yoast_head_json":{"title":"Comment concevoir de mani\u00e8re r\u00e9fl\u00e9chie des cavit\u00e9s int\u00e9gr\u00e9es dans les circuits imprim\u00e9s","description":"Summit Interconnect, une soci\u00e9t\u00e9 de fabrication de circuits imprim\u00e9s, explique comment concevoir de mani\u00e8re r\u00e9fl\u00e9chie des cavit\u00e9s int\u00e9gr\u00e9es dans un circuit imprim\u00e9","robots":{"index":"index","follow":"follow","max-snippet":"max-snippet:-1","max-image-preview":"max-image-preview:large","max-video-preview":"max-video-preview:-1"},"canonical":"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/","og_locale":"fr_FR","og_type":"article","og_title":"Comment concevoir de mani\u00e8re r\u00e9fl\u00e9chie des cavit\u00e9s int\u00e9gr\u00e9es dans les circuits imprim\u00e9s","og_description":"Summit Interconnect, une soci\u00e9t\u00e9 de fabrication de circuits imprim\u00e9s, explique comment concevoir de mani\u00e8re r\u00e9fl\u00e9chie des cavit\u00e9s int\u00e9gr\u00e9es dans un circuit imprim\u00e9","og_url":"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/","og_site_name":"Summit Interconnect CA","article_published_time":"2023-10-04T20:40:46+00:00","article_modified_time":"2025-12-17T10:47:59+00:00","author":"Lisa Holmes","twitter_card":"summary_large_image","twitter_misc":{"Written by":"Lisa Holmes","Est. reading time":"12 minutes"},"schema":{"@context":"https:\/\/schema.org","@graph":[{"@type":"Article","@id":"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/#article","isPartOf":{"@id":"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/"},"author":{"name":"Lisa Holmes","@id":"https:\/\/summitinterconnect.ca\/fr\/#\/schema\/person\/747c1b56e5f9edb8ba5900d796562bb9"},"headline":"Comment concevoir judicieusement des cavit\u00e9s int\u00e9gr\u00e9es dans un PCB","datePublished":"2023-10-04T20:40:46+00:00","dateModified":"2025-12-17T10:47:59+00:00","mainEntityOfPage":{"@id":"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/"},"wordCount":2502,"articleSection":["Conception","Fabrication","Non cat\u00e9goris\u00e9"],"inLanguage":"fr-FR"},{"@type":"WebPage","@id":"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/","url":"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/","name":"Comment concevoir de mani\u00e8re r\u00e9fl\u00e9chie des cavit\u00e9s int\u00e9gr\u00e9es dans les circuits imprim\u00e9s","isPartOf":{"@id":"https:\/\/summitinterconnect.ca\/fr\/#website"},"datePublished":"2023-10-04T20:40:46+00:00","dateModified":"2025-12-17T10:47:59+00:00","author":{"@id":"https:\/\/summitinterconnect.ca\/fr\/#\/schema\/person\/747c1b56e5f9edb8ba5900d796562bb9"},"description":"Summit Interconnect, une soci\u00e9t\u00e9 de fabrication de circuits imprim\u00e9s, explique comment concevoir de mani\u00e8re r\u00e9fl\u00e9chie des cavit\u00e9s int\u00e9gr\u00e9es dans un circuit imprim\u00e9","breadcrumb":{"@id":"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/#breadcrumb"},"inLanguage":"fr-FR","potentialAction":[{"@type":"ReadAction","target":["https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/"]}]},{"@type":"BreadcrumbList","@id":"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/pcb-embedded-cavities-into-design\/#breadcrumb","itemListElement":[{"@type":"ListItem","position":1,"name":"Home","item":"https:\/\/summitinterconnect.ca\/fr\/"},{"@type":"ListItem","position":2,"name":"Comment concevoir judicieusement des cavit\u00e9s int\u00e9gr\u00e9es dans un PCB"}]},{"@type":"WebSite","@id":"https:\/\/summitinterconnect.ca\/fr\/#website","url":"https:\/\/summitinterconnect.ca\/fr\/","name":"Summit Interconnect CA","description":"","potentialAction":[{"@type":"SearchAction","target":{"@type":"EntryPoint","urlTemplate":"https:\/\/summitinterconnect.ca\/fr\/?s={search_term_string}"},"query-input":{"@type":"PropertyValueSpecification","valueRequired":true,"valueName":"search_term_string"}}],"inLanguage":"fr-FR"},{"@type":"Person","@id":"https:\/\/summitinterconnect.ca\/fr\/#\/schema\/person\/747c1b56e5f9edb8ba5900d796562bb9","name":"Lisa Holmes","image":{"@type":"ImageObject","inLanguage":"fr-FR","@id":"https:\/\/summitinterconnect.ca\/fr\/#\/schema\/person\/image\/","url":"https:\/\/secure.gravatar.com\/avatar\/969dc310dce0b3b4a5486c29ded8515db51a0e68326cca382732ebc27b4256a1?s=96&d=mm&r=g","contentUrl":"https:\/\/secure.gravatar.com\/avatar\/969dc310dce0b3b4a5486c29ded8515db51a0e68326cca382732ebc27b4256a1?s=96&d=mm&r=g","caption":"Lisa Holmes"},"url":"https:\/\/summitinterconnect.ca\/fr\/blog\/article\/author\/lisa\/"}]}},"_links":{"self":[{"href":"https:\/\/summitinterconnect.ca\/fr\/wp-json\/wp\/v2\/posts\/11170","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/summitinterconnect.ca\/fr\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/summitinterconnect.ca\/fr\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/summitinterconnect.ca\/fr\/wp-json\/wp\/v2\/users\/3"}],"replies":[{"embeddable":true,"href":"https:\/\/summitinterconnect.ca\/fr\/wp-json\/wp\/v2\/comments?post=11170"}],"version-history":[{"count":2,"href":"https:\/\/summitinterconnect.ca\/fr\/wp-json\/wp\/v2\/posts\/11170\/revisions"}],"predecessor-version":[{"id":13933,"href":"https:\/\/summitinterconnect.ca\/fr\/wp-json\/wp\/v2\/posts\/11170\/revisions\/13933"}],"wp:attachment":[{"href":"https:\/\/summitinterconnect.ca\/fr\/wp-json\/wp\/v2\/media?parent=11170"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/summitinterconnect.ca\/fr\/wp-json\/wp\/v2\/categories?post=11170"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/summitinterconnect.ca\/fr\/wp-json\/wp\/v2\/tags?post=11170"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}